Laporan Akhir 2 Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

1. Jurnal[Kembali]

2. Alat dan bahan[Kembali]

    A. Alat dan Bahan (Modul De Lorenzo)

        

        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

      

    B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)

     

            2. Power DC

Gambar 4 Power DC

           3. Switch (SW-SPDT)

Gambar 5 Switch

          4.  Logicprobe atau LED

Gambar 6 Logic Probe

3. Rangkaian Simulasi[Kembali]

4. Prinsip Kerja[Kembali]

        Pada percobaan ini, digunakan IC 74LS112 yang merupakan jenis IC J-K Flip Flop. Dalam percobaan ini, kaki R (reset) dihubungkan ke B0 dengan inputan bernilai 1, kaki S (set) dihubungkan ke B1 dengan inputan bernilai 0, kaki J dan K dihubungkan ke VCC (tegangan referensi), dan kaki clk dihubungkan ke B2 dengan inputan bernilai 1. Output Q dihubungkan ke H7 dan output Q' dihubungkan ke H6.

        Apabila dilakukan simulasi, output yang dihasilkan adalah Q bernilai 1 dan Q' bernilai 0. Hal ini disebabkan oleh sifat aktif rendah (active low) pada clk, yang berarti clk akan aktif saat berlogika 0. Karena pada kaki S (set), input yang diberikan adalah 0, maka rangkaian dapat diaktifkan dalam kondisi aktif rendah, sehingga menghasilkan output Q yang bernilai 1. Pada percobaan ini, juga dilakukan variasi beberapa keadaan sebagai berikut :

• Apabila B0=0, B1=1 dan B2=don't care, maka untuk output yang dihasilkan adalah Q=0 dan Q'=1. Ini disebabkan karena clocknya bersifat aktif low, sehingga dia akan aktif ketika diberi inputan berupa 0. Karena pada percobaan ini, tepatnya pada kaki R (reset) diberi logika 0, maka untuk rangkaiannya menjadi bersifat asinkronous reset sehingga outputnya menjadi berlogika 0. Ini sesuai dengan tabel kebenaran yang ada.
• Apabila B0=1, B1=0 dan B2=don't care, maka untuk output yang dihasilkan adalah Q=1 dan Q'=0. Ini disebabkan karena clocknya bersifat aktif low, sehingga dia akan aktif ketika diberi Q'= 0. Karena pada percobaan ini, tepatnya pada kaki S (set) diberi logika 0, maka untuk rangkaiannya menjadi aktif sehingga outputnya menjadi berlogika 1. Ini sesuai dengan tabel kebenaran yang ada.
• Apabila B0=0, B1=0 dan B2=don't care, maka untuk output yang dihasilkan adalah Q=1 dan Q'=1. Ini dinamakan kedaan terlarang, karena kedua ouput sama sama memiliki nilai yang sama yaitu 1. Dimana yang seharusnya untuk nilai Q dengan Q' biasanya nilainya adalah berlawanan. Keadaan ini terjadi saat R (resert) dan S (set) sama sama diberikan inputan 0.
• Apabila B0=1, B1=1 dan B2=toggle, maka untuk output yang dihasilkan adalah Q=0 dan Q'=1. Kondisi ini dinamakan kondisi toggle yatu kondisi disaat outputnya membalikkan nilai output sebeumnya. Dimana sebelumnya output bernilai Q=1 dan sekarang outputnya dibalikkan sehingga nilainya menjadi Q=0. Hasil ouput ini sudah sesuai dengan tabel kebenarannya.

       Berdasarkan percobaan yang telah dilakukan, nilai output yang diperoleh sesuai dengan tabel kebenarannya. Hal ini menunjukkan bahwa data yang dihasilkan dapat dikatakan akurat.

5. Video Percobaan[Kembali]

6. Analisis[Kembali]

1) Apa yang terjadi jika B1 diganti clock pada kondisi 2!

 Jawab:

Ketika B1 diganti menjadi clock, maka awalnya B1 terhubung ke S (set) akan berubah-ubah yang masuk ke input setnya karena diganti dengan clock. Konsep dari T flip-flop sendiri mengutamakan R dan S. Saat R dan S (clock) aktive high maka mengikuti output sebelumnya sehingga didapatkan outputnya 0 dan 1. Dan ketika keduanya active low maka nilai yang masuk ke T flip-flop 1 dan 1 di kaki R dan S sehingga outputnya 1 dan 1. Terjadi kondisi toggle atau keluarannya berganti-ganti.

2) Bandingkan hasil percobaan dengan teori! 

Jawab:

Dari percobaan yang telah dilakukan, ketika dibandingkan dengan teori didapatkan hasil yang sama. Dimana dapat kita lihat contohnya ketika inputnya T(B2) = don't care, B1=1 dan B0=0 maka didapatkan output Q=0 dan Q'=1, saat T(B2) = don't care, B1=0 dan B0=1 maka didapatkan output Q=1 dan Q'=0, dan saat T(B2) = don't care, B1=0 dan B0=0 maka didapatkan output Q=1 dan Q'=1, dan ketika T(B2) dirubah menjadi clock, B1=1 dan B0=1 maka didapatkan nilai Q dan Q' adalah toggle. Hal ini sudah sesuai dengan tabel kebenaran.

3. Apa Fungsi masing-masing kaki Flip-Flop yang digunakan? 

Jawab:

• Kaki S : Merupakan kaki yang digunakan untuk masukan (input) yang ditandai dengan B1. Kaki S juga disebut kaki set. 
• Kaki R : Merupakan kaki yang digunakan untuk masukan (input) yang ditandai dengan B0. Kaki R juga disebut kaki reset.
• Kaki J : Merupakan kaki yang digunakan sebagai masukan pengendali, karena menentukan apa yang dilakukan flip flop pada Suatu pinggiran pulsa positif Digunakan dalam pembuatan Tflip flop yang digabung dengan kaki K menjadi satu dan dihubungkan ke VCC.
• Kaki K: Merupakan kaki yang digunakan sebagai masukan pengendali. Kaki K digabung dengan kaki J menjadi satu dan dihubungkan ke VCC. Ini dihubungkan pada B2.
• Clock (Kali Clock) : Merupakan kaki yang berperan sebagai Sakelar yang berfungsi mengaktifkan atau mengontrol inputnya.
• Kaki Q : Merupakan kaki yang menampilkan hasil atau output dan percobaan. Ini dihubungkan pada H7.
• Kaki Q' : Merupakan kaki yang menampilkan komplemen dari output yang dihasilkan. Ini dihubungkan pada H6.

7. Download[Kembali]

• HTML klik disini
• Simulasi Proteus klik disini
• Video Percobaan klik disini
• Datasheet IC 74LS112 klik disini
• Datasheet Switch klik disini

Laporan Akhir 1 Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

1. Jurnal[Kembali]

2. Alat dan bahan[Kembali]

    A. Alat dan Bahan (Modul De Lorenzo)

        

        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

      

    B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)

Gambar 3. IC 74LS112

        2. IC 7474 (D Flip Flop)

Gambar 4. IC 7474

           3. Power DC

Gambar 5. Power DC

           4. Switch (SW-SPDT)

Gambar 6. Switch

          5.  Logicprobe atau LED

Gambar 7. Logic Probe

3. Rangkaian Simulasi[Kembali]

Gambar 10 Rangkaian pada Proteus

4. Prinsip Kerja[Kembali]

        Pada rangkaian percobaan 1, terdapat penggunaan dua jenis IC, yaitu IC 74LS112 dan IC 7474. Pada IC 74LS112, kaki R (reset) terhubung ke B0 dengan inputan bernilai 1, kaki S (set) terhubung ke B1 dengan inputan bernilai 1, kaki J terhubung ke B2 dengan inputan bernilai 0, kaki clk terhubung ke B3 dengan inputan bernilai 1, dan kaki K terhubung ke B4 dengan inputan B4. Output dari IC 74LS112 terdiri dari Q yang terhubung ke H7 dan Q' yang merupakan komplemen dari Q dan terhubung ke H6.

       Selanjutnya, pada IC 7474, kaki D terhubung ke B5 dengan inputan bernilai 0, dan kaki clk terhubung ke B6 dengan inputan bernilai 1. Output dari IC 7474 terdiri dari Q yang terhubung ke H4 dengan inputan 0 dan Q' yang terhubung ke H3.

        Apabila rangkaian dijalankan, output yang dihasilkan adalah 0 untuk Q dan 1 untuk Q'. Hal ini disebabkan oleh sifat clk yang aktif rendah (active low), yang berarti clk akan aktif saat bernilai logika 0. Namun, dalam rangkaian ini, clk diberikan masukan bernilai 1 sehingga clk tidak aktif dan menghasilkan output berupa 0. 

        Pada percobaan ini, juga divariasikan beberapa kondisi. Adapun kondisi-kondisi tersebut adalah:

• Saat B0=0, B1=1, B2=don't care, B3=don't care, B4=don't care, B5=don't care, dan B6=don't care, maka dihasilkan output yang sama pada J-K Flip Flop dan D Flip Flop  dimana Q=0 dan Q'=1.
• Saat B0=1, B1=0, B2=don't care, B3=don't care, B4=don't care, B5=don't care, dan B6=don't care, maka dihasilkan output pada J-K Flip Flop 1 dan pada D Flip Flop juga 1. Ini dikarenakan pada rangkaian ini dia aktif low, dan diberi inputan berupa 0, maka akan membuat rangkaiannnya mengeluarkan output sebesar 1.
• Saat B0=0, B1=0, B2=don't care, B3=don't care, B4=don't care, B5=don't care, dan B6=don't care, maka dihasilkan output yang sama pada J-K Flip Flop dan D Flip Flop  dimana Q=1 dan Q'=1. Kondisi ini dinamakan kondisi terlarang, karena Q dan Q' memiliki nilai yang sama yaitu 1. Seharusnya untuk nilai Q dan Q' itu berlawnana satu sama lain, tteapi pada kali ini, dia memiliki nilai yang sama. Oleh sebab itulah kondisi ini disebut kondisi terlarang. Kondisi ini juga disebut sebagai kondisi tidak stabil..
• Saat B0=1, B1=1, B2=0, B3=toggle, B4=0, B5=0, dan B6=⇨, maka dihasilkan output pada J-K Flip Flop adalah Q=1 dan Q'=0, sedangkan pada D Flip Flop nilai yang diperoleh adalah  Q=0 dan Q'=1.
• Saat B0=1, B1=1, B2=0, B3=toggle, B4=1, B5=1, dan B6=⇨, maka dihasilkan output pada J-K Flip Flop adalah Q=0 dan Q'=1, sedangkan pada D Flip Flop nilai yang diperoleh adalah  Q=0 dan Q'=1.
• Saat B0=1, B1=1, B2=1, B3=toggle, B4=0, B5=don't care, dan B6=0, maka dihasilkan output pada J-K Flip Flop adalah Q=1 dan Q'=0, sedangkan pada D Flip Flop nilai yang diperoleh adalah  Q=0 dan Q'=1.
• Saat B0=1, B1=1, B2=1, B3=toggle, B4=1, B5 dan B6 diputus, maka dihasilkan outputadalah toggle, dimana ia berlawanan dengan ouput sebelumnya. Dimana sebelumnya outputnya adalah Q=1 dan Q'=0. Tetapi setelah dia bersifat toggle, maka untuk outputnya yang dihasilkan adalah Q=0 dan Q'=1.

        Kondisi dan keadaan yang ada pada percobaan sudah sama dengan dengan kondisi sebenarnya, dimana datanya sudah sesuai dengan tabel kebenarannya.

5. Video Percobaan[Kembali]

6. Analisis[Kembali]

1) Bagaimana jika B0 dan B1 sama- sama diberi logika 0, apa yang terjadi pada rangakaian?

 Jawab :

    Apabila B0 dan B1 sama-sama bernilai 0, maka untuk output yang dihasilkan adalah Q=1 dan Q'=1.     Kondisi ini disebut kondisi terlarang dimana keadaannya tidak stabil. Untuk nilai Q=1 dan Q'=1 ini        didapatkan karena rangkaiannya bersifat aktif low dimana ia akan aktif saat diberi masukan 0. Oleh        sebab itu, outputnya bernilai satu. 

2) Bagaimana jika B3 diputuskan/tidak dihubungkan pada rangkaian, apa yang terjadi pada rangkaian?

Jawab :

 Apabila B3 diputuskan/tidak dihubungkan maka akan berpengaruh terhadap J-K Flip Flop. Ini    disebabkan karena yang terhubung ke clock pada J-K Flip Flop adalah B3. Tetapi jika input J dan K divariasikan, maka tidak akan mengalami perubahan karena clock tidak terhubung. Fungsi Clock pada JK flip-flop adalah untuk mengendalikan keluaran output JK flip-flop. Sedangkan untuk D flip-flop sendiri tidak berpengaruh, karena clocknya masih ada (tidak ada yang diputuskan)

3) Jelaskan apa yang dimaksud dengan ondisi toggle, not change dan kondisi terlarang pada Flip - Flop?

Jawab :

Kondisi toggle

Merupakan kondis yang terjadi saat input J dan K bernilai 1 dimana input J = 1 dan K = 1. Maka untuk outputnya berubah-ubah. Untuk nilai ouput yang berubah-ubah inilah yang disebut dengan toggle atau disebut juga situasi dimana Flip - Flop memiliki keluaran yang berganti - ganti, contohnya jika outputnya Q = 1 dan Q' = 0, pada togglenya akan berlaku pergantian sehingga outputnya menjadi Q = 0 dan Q'=1. 

Kondisi not change

Merupakan kondisi pada Flip - Flop dimana Flip - Flop akan mempertahankan kondisi sebelumnya atau tidak mengalami perubahan. Contohnya, jika output Q =0 dan Q'=1 maka pada kondisi not change outputnya tidak berubah yakni Q=0 dan Q' = 1. Kondisi ini terjadi ketika inputnya sama - sama berlogika 0.

Kondisi terlarang

Merupakan kondisi yang terjadi pada rangkaian flip-flop dimana nilai output yang dihasilkan sama-sama bernilai1 yaitu Q=1  dan Q'=1. Ini disebut terlarang karena nilai Q dan Q' seharusnya bernilai berlawanan, dimana keadaanya tidak stabil

7. Download[Kembali]

• HTML klik disini
• Simulasi Proteus klik disini
• Video Percobaan klik disini
• Datasheet  IC 74LS112 (J-K Flip Flop) klik disini
• Datasheet IC 7474 (D Flip Flop) klik disini
• Datasheet Switch klik disini

TP-2 Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1. Kondisi [Kembali]

Modul 2 Percobaan 2 Kondisi 24

Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0=1, B1=0, B2=CLK

2. Gambar Rangkaian Simulasi [Kembali]

3. Video Simulasi [Kembali]

4. Prinsip Kerja [Kembali]

T Flip-Flop disebut juga flip-flop toggle yaitu pengembangan dari JK flip-flop yang mana input  J dan K digabungkan. Pada rangkaian JK flip-flop, Dapat terlihat untuk kaki High SPDT terhubung ke Vcc dan kaki Low SPDT terhubung ke Ground. Input JK flip-flop terdiri dari J,K, dan CLK. Toggle merupakan output pada JK flipflop (Q) selalu berubah ubah. pada CLK akan active low apabila terhubung ke ground untuk merubah output dari 1 ke 0 dan sebaliknya. Pada percobaan ini dapat terlihat kaki set low (logika 0) dari arus yang mengalir dari ground ke kaki B1 yang berlogika 0 dan diteruskan ke kaki S. dan reset high (logika 1) dari B0 yang berlogika 1 yang diteruskan ke kaki R, serta clock active low atau berlogika 0 sehingga peran dari toggle sendiri akan bekerja, dimana outputnya yaitu pada H7 dan H6 berlogika 1 dan 0. Ini juga sesuai prinsip kerja dari T Flip Flop, dimana kaki R dan S memiliki nilai yang berbeda maka output dari Flip Flop akan bergantung dari masukan di R-S, yang masukannya adalah 1 dan 0 dan sehingga outputnya bernilai 0 dan 1 pada H6 dan H7.

5. Link Download [Kembali]

• Download HTML [klik disini]
• Download Rangkaian Simulasi [klik disini]
• Download Video Simulasi [klik disini]
• Download Datasheet 74LS112A [klik disini]
• Download Datasheet Switch disini

TP-1 Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1. Kondisi [Kembali]

Modul 2 Percobaan 1 Kondisi 25

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=don’t care, B6=0 led diganti logicprobe

2. Gambar Rangkaian Simulasi [Kembali]

3. Video Simulasi [Kembali]

4. Prinsip Kerja [Kembali]

Percobaan 1 Kondisi 25

Pada rangkaian JK flip-flop, Dapat terlihat untuk kaki High SPDT terhubung ke Vcc dan kaki Low SPDT terhubung ke Ground. Dapat terlihat arus mengalir dari Vcc ke B1 dimana berlogika 1 dan diteruskan ke kaki input S (Set) sehingga inputnya berlogika 1. Pada B2 switchnya berlogika 1 dan diteruskan ke kaki input J sehingga inputnya berlogika 1. Pada B4 switchnya berlogika 0 dan diteruskan ke kaki input K sehingga inputnya berlogika 0. Arus mengalir ke B0 dan ke kaki R (Reset) berlogika 1. Pada kaki CLK diberi sinyal clock. CLK memiliki aktif low, yang mana dia akan mengganti hasil output saat berlogika 1 ke 0. R dan S merupakan aktif low yang mana akan aktif bila berlogika 0 atau dihubungkan ke ground. Pada rangkaian, R dan S tidak aktif karna berlogika 1, sehingga output yang terbaca pada H7 dan H6 ialah Logika 0 dan logika 1

Pada bagian D flip-flop, dapat terlihat untuk kaki High SPDT terhubung ke Vcc dan kaki Low SPDT terhubung ke ground. Arus mengalir dari Vcc ke B5, dimana B5 ini merupakan Don't care sehingga walaupun switchnya dirubah menjadi berlogika 0 maka outputnya tetap sama karena tidak berpengaruh dan diteruskan ke kaki input D sehingga inputnya berlogika 1. Dan yang terakhir kaki CLK(Clock) terhubung ke ouput B6 dimana berlogika 0. R dan S merupakan aktif low yang mana akan aktif bila berlogika 0 atau dihubungkan ke ground. Pada rangkaian, R dan S tidak aktif karna berlogika 1 sehingga output yang terbaca pada H4 dan H3 adalah logika 0 dan logika 1

5. Link Download [Kembali]

• Download HTML [klik disini]
• Download Rangkaian Simulasi [klik disini]
• Download Video Simulasi [klik disini]
• Download Datasheet ic 74LS112A [klik disini]
• Download Datasheet ic 7474 [klik disini]

Modul 2

Modul 2 Flip - Flop

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

    1. Tujuan
    2. Alat dan Bahan
    3. Dasar Teori
    4. Percobaan

Percobaan ...

1. Tugas Pendahuluan 1
2. Tugas Pendahuluan 2
3. Laporan Akhir 1
4. Laporan Akhir 2

1. Tujuan [Kembali]
1. Merangkai dan menguji berbagai macam flip flop.
2. Alat dan Bahan [Kembali]
1. Panel DL 2203C 
2.  Panel DL 2203D 
3.  Panel DL 2203S 
4.  Jumper

Gambar 1.1 Module D'Lorenzo



Gambar 1.2 Jumper




3. Dasar Teori [Kembali]


Flip-Flop


Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip-flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). Flip-flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain. Flip-flop terdiri dari beberapa jenis, yaitu:


A) R-S Flip-Flop
⇒R-S Flip-flop merupakan dasar dari semua flip-flop yang memiliki 2 gerbang inputan atau masukan yaitu R dan S. 
 









Gambar 3.1 R-S Flip-Flop


B) J-K Flip-Flop
↠Kelebihan J-K Flip-flop adalah tidak adanya kondisi terlarang atau yanng berarti diberi berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluaran atau outputnya.
  


Gambar 3.2 JK Flip-Flop


C) D Flip-Flop
↠D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop R-S. Perbedaan dengan R-S flip-flop terletak pada inputan R, dan D Flip-flop inputan R terlebih dahulu diberi gerbang NOT.
 


Gambar 3.3 D Flip-Flop


D) T Flip-Flop
↠T Flip-flop merupakan rangkaian flip-flop yang telah di buat dengan menggunakan J-K Flip-flop yang kedua inputannya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputannya rendah.
 




 Gambar 3.4 T Flip-Flop

Laporan Akhir 2 Modul 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

Laporan Akhir 2

(Percobaan 2 Aljabar Bolean)

1. Jurnal[Kembali]

2. Alat dan bahan[Kembali]

 A) IC XOR 4030

Spesifikasi:

• Logic IC Type: XOR GATE
• Sub Category: Gates
• Load Capacitance (CL): 15.0  pF
• Number of Terminals: 14
• Operating Temperature-Min: -40.0  Cel
• Operating Temperature-Max: 85.0  Cel
• Package Body Material: PLASTIC/EPOXY
• Package Code: DIP
• Power Supplies (V): 3/15
• Prop. Delay@Nom-Sup: 300.0  ns
• Schmitt Trigger: NO
• Technology: CMOS
• Temperature Grade: INDUSTRIAL
• CLASS: CMOS / CLEAR

B)  IC AND 4073

Spesifikasi :

Integrated Circuits (ICs)
Name	CD4073 Triple 3-Input AND Gate
Family	Logic
Series	4000
Logic Type	Combinatorial
Mounting Type	Surface Mount
No. of Pins	14

Integrated Circuits (ICs)

CD4073 Triple 3-Input AND Gate

Logic

4000

Combinatorial

Surface Mount

14

C) IC 4071 OR

Spesifikasi :

• Pin 7 is the negative supply
• Pin 14 is the positive supply
• Pins 1&2, 5&6, 8&9, 12&13 are gate inputs
• Pins 3, 4, 10, 11 are gate outputs

D)  Logicprobe atau LED

E) Power DC

F)  Switch (SW-SPDT)

3. Rangkaian Simulasi[Kembali]

4. Prinsip Kerja[Kembali]

Pada percobaan 2 Aljabar Bolean  terdapat 2 rangkaian dimana diagram logika dari rangkain yang menyatakan dua bentuk ekivalen dari fungsi yang telah disederhanakan. 

Pada Rangkaian 1 terdapat  B= 1, D=1, A=1, C’=0, D= 1, dimana terdapat gerbang XOR, AND, dan gerbang OR. Saat rangkaian diberi sumber tegangan maka arus akan mengalir pada swicth B yang berlogika 1 dan D yang berlogika satu juga. selanjutnya pada gerbang logika XOR dimana pada gerbang logika XOR, di mana keluarannya akan nol jika masukannya berjumlah genap, dan keluarannya akan 1 jika masukannya ganjil. Karena masukannya sama sama 1, dimana kalau ditotalkan masukannya maka akan berjumlah genap, maka untuk keluaran  XOR akan bernilai 0 (nol). 

        Selanjutnya pada gerbang logika AND yang menerapkan sistem perkalian artinya keluaran akan bernilai 1 jika semua nilai input adalah 1, dan jika salah satu atau lebih input ada yang bernilai nol maka output akan bernilai nol. Dari kondisi ini semua swicth pada gerbang logika AND berlogika 1 begitupun dengan pada C', dimana masukan awalnya bernilai 0, tetapi karena ada gerbang logika NOT yang outputnya berlawanan dengan inputnya maka untuk outputnya berlogika 1. Hal ini menyebabkan output dari gerbang logika AND ini beroutput 1 karna semua inputnya erlogika 1. 

        Selanjutnya pada gerbang logika OR dimana jika salah satu atau lebih input bernilai 1 maka output akan bernilai 1. Nilai output bernilai 0 hanya pada jika nilai semua input bernilai 0. Pada kondisi pada percobaan ini, input dari gerbang logika XOR bernilai nol dan input dari gerbang logika AND bernilai satu, maka output dari gerbang OR akan bernilai satu (1) sehingga ada arus yang dapat mengalir melewati LED, sehingga LEDnya menyala.

Pada Rangkaian 2 terdapat  B= 1, D=1, A= 1, B=1, C’=0 dimana terdapat gerbang XOR, AND, dan gerbang OR. Saat rangkaian diberi sumber tegangan maka arus akan mengalir pada swicth B yang berlogika 1 dan D yang berlogika satu juga. selanjutnya pada gerbang logika XOR dimana pada gerbang logika XOR, di mana keluarannya akan nol jika masukannya berjumlah genap, dan keluarannya akan 1 jika masukannya ganjil. Karena masukannya sama sama 1, dimana kalau ditotalkan masukannya maka akan berjumlah genap, maka untuk keluaran  XOR akan bernilai 0 (nol). 

        Selanjutnya pada gerbang logika AND yang menerapkan sistem perkalian artinya keluaran akan bernilai 1 jika semua nilai input adalah 1, dan jika salah satu atau lebih input ada yang bernilai nol maka output akan bernilai nol. Dari kondisi ini semua swicth pada gerbang logika AND berlogika 1 begitupun dengan pada C', dimana masukan awalnya bernilai 0, tetapi karena ada gerbang logika NOT yang outputnya berlawanan dengan inputnya maka untuk outputnya berlogika 1. Hal ini menyebabkan output dari gerbang logika AND ini beroutput 1 karna semua inputnya erlogika 1. 

        Selanjutnya pada gerbang logika OR dimana jika salah satu atau lebih input bernilai 1 maka output akan bernilai 1. Nilai output bernilai 0 hanya pada jika nilai semua input bernilai 0. Pada kondisi pada percobaan ini, input dari gerbang logika XOR bernilai nol dan input dari gerbang logika AND bernilai satu, maka output dari gerbang OR akan bernilai satu (1) sehingga ada arus yang dapat mengalir melewati LED, sehingga LEDnya menyala.

Setelah kedua rangkaian tersebut disusun, lalu keempat input tersebut yaitu D,C,B, A divariasikan nilai inputannya dan Ouput keluarannya terdiri dari H1 dan H2. 

            Dapat kita lihat jika semua inputnya bernilai 0 maka outputnya juga bernilai 0 H1 dan H2 ini akibat dari prinsip gerbang logika pada rangkaian yang telah dibuat, begitupun jika logika pada inputan yang lainnya dirubah/divariasikan. jika nilai inputannya 0,0,0,1 maka outputnya  0,0. jika inputannya 0,0,1,0 maka outputnya 1,1. jika inputannya 0,0,1,1 maka outputnya 1,1 juga, seperti yang telah didapatkan pada jurnal dan video simulasi. 

5. Video Percobaan[Kembali]

6. Analisis[Kembali]

Adapun analisa dari percobaan yang dilakukan adalah:

1. Uraikanlah dan sederhanakanlah fungsi yang ada pada percobaan 2 dengan menggunakan aljabar bolean, sehingga didapatkan persamaan :     H1 = B'D + BD' + AC'D dan H2 = B'D + BD' +ABC

jawab :

 ➤Pembuktian H1

= AB'D + ABC'D + ABD' + A'B'C'D + A'B'CD + AB'CD

= B (AC'D + A'D') + B' (AC'D + A'C'D + A'C'D + A'CD + ACD)

= B (AC'D + D' (A+A')) + B'D (AC' + A'C' + A'C +AC)

= B (AC'D + D') + B'D (C'(A+A') + C (A' + A))

= B (AC' + D') + B'D (C'+C)

= ABC' + BD' + B'D

= B'D' + BD' + ABC' ====> H1

 ➤Pembuktian H2

= AB'C'D' + ABC'D + ABD' + A'BD' + A'B'C'D + A'B'CD + A'B'CD + AB'CD

= A (BC'D + BD' + B'C'D + B'CD) + A' (BD' + B'C'D + B'CD)

= A (B (C'D+D') + B'D (C'+C)) + A'(BD' + B'D(C'+C))

= A (BCD'+C')+B'D) + A (BD' + B'D)

= ABD + ABD' + ABC' + A'BD' + A'B'D

= B'D (A+A') + BD' (A+A') + ABC'

= B'D + BD' + ABC' ====> H2

2. Buktikanlah menggunakan persamaan sederhana pada percobaan 2 bahwasanya nilai H (persamaan 1) sama dengan H1*H2!

jawab :

H = B'D + BD' +AC'D

H = 1.0 + 0.1 + 0. 1. 0

H = 0 + 0 + 0

H = 0 (Nilai H yang didapatkan dari inputan pada percobaan 2 dengan D=0, C=0, B=0, A=0)

Dari inputan yang sama didapatkan output H1=0 dan H2= 0

H1*H2 = 0

jadi, nilai H (persamaan 1) sama dengan H1*H2

7. Download[Kembali]

➽Download HMTLklik disini

➽Download Simulasi Rangkaianklik disini

➽Download Video Praktikum klik disini

➽Download Datasheet XOR 4030 klik disini

➽Download Datasheet NOT klik disini

➽Download Datasheet OR 4071 klik disini

➽Download Datasheet AND 4073 klik disini

➽Download Datasheet LED klik disini

➽Download Datasheet Resistor klik disini

➽Download Datasheet Switch klik disini