(Serial In/Serial Out, Paralel In/Serial Out, dan
Paralel In/Paralel Out Shift Register dengan Kapasitas 4 bit)
1. Jurnal[Kembali]
2. Alat dan bahan[Kembali]
A. Alat dan Bahan (Modul De Lorenzo)
1. Jumper
Gambar 1. Jumper
2. Panel DL 2203D
3. Panel DL 2203C
4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
B. Alat dan Bahan (Proteus)
1. IC 74111
Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.
 |
| Tabel Kebanaran JK Flip Flop |
2. Power DC
3. Switch (SW-SPDT)
5. Gerbang AND
Gerbang logika AND adalah gerbang logika yang membutuhkan dua atau lebih masukan (input) untuk menghasilkan satu output. Ketika salah satu atau seluruh bilangan biner pada inputnya adalah 0 maka output yang akan dihasilkan juga 0. Sedangkan jika inputnya adalah 1 seluruhnya, maka outputnya adalah 1. dilihat bahwa pada gerbang AND, keluarannya akan bernilai 1 jika semua input adalah 1. Dan jika salah satu atau lebih input ada yang bernilai nol maka ouput akan bernilai nol. Untuk gerbang AND memakai prinsip perkalian.
 |
| Tabel 1.1 Tabel Kebenaran AND |
6. Gerbang Not
Gerbang NOT merupakan gerbang di maan keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan, maka transistor akan jenuh dan keluaran bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol. |
| Tabel 1.3 Tabel Kebenaran Logika NOT |
7. Logicprobe atau LED
Gambar 7. Logic Probe
3. Rangkaian Simulasi[Kembali]
4. Prinsip Kerja[Kembali]
Percobaan 1 Modul 4 ini membuat rangkaian pada modul de lorenzo, dimana menggunakan 4 buah flip flop. Pada Flip Flop 1, kaki S dihubungkan ke B6', kaki J dihubungkan ke Q flip flop kedua, kaki K dihubungkan ke Q' flip flop kedua, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan untuk Q dihubungkan ke H7. Pada Flip Flop 2, kaki S dihubungkan ke B5', kaki J dihubungkan ke Q flip flop ke tiga, kaki K dihubungkan ke Q' flip flop ketiga, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H6. Pada Flip Flop 3, kaki S dihubungkan ke B4', kaki J dihubungkan ke Q flip flop ke empat, kaki K dihubungkan ke Q' flip flop keempat, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H5. Sedangkan untuk flip flop 4, kaki S dihubungkan ke B3', kaki J dihubungkan ke B1, kaki K dihubungkan ke B1', kaki C dihungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H4. Sedangkan untuk input dari kaki AND sendiri dihubungkan pada B2 dan clk.
Nilai B0 sampai B6 akan divariasikan sesuai dengan setiap kondisi yang ada di jurnal, setelah nilai inputan divariasikan akan terjadi pergeseran nilai ouputnya dari kanan ke kiri yatu dari H4, H5, H6 kemudian H7, maka dapat ditentukan apakah nantinya sifat register tersebut, apakah bersifat SISO (serial in serial out), SIPO (serial in paralel out), PISO (paralel in serial out), atau PIPO (paralel in paralel out) dengan melihat cara kondisi itu masuk dan keluarnya.
Setelah dilakukan percobaan tiap kondisi, maka didapatkan hasil output pada masing-masing kondisi pada jurnal, untuk kondisi 1 bersifat SISO, karena inputan dan keluarannya mengalami pergeseran serta masuk dan keluar secara bergantian (satu per satu). Untuk kondisi 2 bersifat SIPO, karena inputannya masuk secara bergantian (satu per satu), sedangkan untuk keluarannya keluar secara serentak. Untuk kondisi 3 bersifat PISO, karena inputannya masuk secara serentak, sedangkan keluarannya keluar secara bergantiang (satu per satu). Dan untuk kondisi 4 bersifat PIPO, karena inputan dan keluarannya masuk secara bersamaan (serentak).
1. Analisa output yang dihasilkan tiap-tiap kondisi!
Jawab:
kondisi 1 : B3-B6 = 0
B0, B2 = 1
BI = X
Pada kondisi 1 percobaan yang telah dilakukan dimana untuk B3 sampai B6 terhubung dengan inputan 0, B0 dan B2 diberikan inputan 1, dan B1 diberi inputan X (dont care), didapatkan output mengalami pergeseran. Misal data yang diinputkan 1010, maka data tadi masuk dan bergeser satu-persatu. Kemudian akan dikeluarkan satu-persatu juga. Sehingga dapat dikatakan pada kondisi tersebut merupakan jenis shift register SISO (serial in serial out), data masuk terlebih dahulu dari H4, H5, H6, dan kemudian H7 lalu keluar satu-persatu.
kondisi 2 :B3-B6 = 0
B1 = X
B0 = 1
B2 = ↓
Pada kondisi 2 percobaan yang telah dilakukan dimana B3 sampai B6 terhubung dengan inputan 0, B0 terhubung dengan inputan 1, B1 terhubung dengan inputan X (dont care) dan B2 diberi inputan panah (↓). Saat dilakukan percobaan dengan modul de Lorenzo terlihat bahwa data masuk satu per satu (bergantian) dari H4, H5, H6, dan H7 setelah itu keluar secara serentak seluruhnya. Ini membuktikan bahwa percobaan ini shift registernya SIPO (serial in paralel out).
kondisi 3 : B3-B6 = X
B1 = 0
B0, B2 = 1
Pada kondisi 3 percobaan yang telah dilakukan dimana B3 sampai 86 diberi inputan X (don't care), B1 diberi inputan 0, dan untuk B0 serta B2 diberi inputan 1, maka didapatkan output yang kelur secara bergantian (satu per satu). Pada saat percobaan dengan modul de lorenzo terlihat bahwa data yang diinput kan masuk secara serentak H4, H5, H6, dan H7, kemudian output yang dihasilkan dikeluarkan secara bergantian (satu per satu). Ini membuktikan bahwa percobaan ini menggunakan shift register PISO (paralel in serial out).
kondisi 4 : B3-B6 = X
B0 = 1
B1, B2 = 0
Pada kondisi 4 percobaan yang telah dilakukan dimana B3 dan B6 diberi inputan X (don't care), B0 diberi inputan 1 dan B1 serta B2 diberi inputan 0, maka didapat kan output yang dikeluarkan secara serentak. Pada saat percobaan dengan modul de Lorenzo terlihat data diinputkan secara serentak semuanya dan dikeluarkanpun secara serentak semuanya dari H4, H5, H6 dan H7. Ini membuktikan bahwa percobaan kondisi 4 ini merupakan shift register PIPO (paralel in paralel out).
2. Jika gerbang AND pada rangkaian dihapus, sumber clock dihubungkan langsung ke Flip Flop, bandingkan output yang didapatkan!
Jawab:
Jika gerbang AND dihapus dan clock dihubungkan ke Flip Flop maka pada percobaan 1 ini hanya akan terjadi SISO karena tidak terpengaruh dan untuk paralel tidak bisa dioperasikan seperti SIPO, PISO, dan PIPO karena clocknya langsung terhubung ke flip-flop
7. Download[Kembali]
- File HTML klik disini
- File Gambar Rangkaian klik disini
- File Datasheet IC 74111klik disini
- File Datasheet Gerbang AND klik disini
- File Datasheet Gerbang NOT klik disini
- File Datasheet Switch klik disini
- File Video Percobaan klik disini
Tidak ada komentar:
Posting Komentar